domingo, 10 de enero de 2010

PCI Express

PCI Express
PCI Express (anteriormente conocido por las siglas 3GIO, en el caso de las "Entradas/Salidas de Tercera Generación", en inglés: 3rd Generation I/O) es un nuevo desarrollo del bus PCI que usa los conceptos de programación y los estándares de comunicación existentes, pero se basa en un sistema de comunicación serie mucho más rápido.
Estructura
Este bus está estructurado como enlaces punto a punto,
full-duplex, trabajando en serie. En PCIe 1.1 (el más común en 2007) cada enlace transporta 250 MB/s en cada dirección. PCIe 2.0 dobla esta tasa y PCIe 3.0 la dobla de nuevo.
Cada slot de expansión lleva uno, dos, cuatro, ocho, dieciséis o treinta y dos enlaces de datos entre la placa base y las tarjetas conectadas. El número de enlaces se escribe con una x de prefijo (x1 para un enlace simple y x16 para una tarjeta con dieciséis enlaces. Treinta y dos enlaces de 250MB/s dan el máximo
ancho de banda, 8 GB/s (250 MB/s x 32) en cada dirección para PCIE 1.1. En el uso más común (x16) proporcionan un ancho de banda de 4 GB/s (250 MB/s x 16) en cada dirección
[editar] Uso
PCI Express está pensado para ser usado sólo como bus local, aunque existen extensores capaces de conectar múltiples placas base mediante cables de cobre o incluso fibra óptica. Debido a que se basa en el bus PCI, las tarjetas actuales pueden ser reconvertidas a PCI Express cambiando solamente la capa física. La velocidad superior del PCI Express permitirá reemplazar casi todos los demás buses, AGP y PCI incluidos. La idea de Intel es tener un solo controlador PCI Express comunicándose con todos los dispositivos, en vez de con el actual sistema de puente norte y puente sur.
Tarjeta de baja altura
Mini Card: un reemplazo del formato Mini PCI (con buses PCIe x1, USB 2.0 y SMBus en el conector)
ExpressCard: sucesor del formato PC card (con PCIe x1 y USB 2.0; conectable en caliente)
XMC: similar al formato CMC/PMC (con PCIe x4 o Serial RapidI/O)
AdvancedTCA: un complemento de CompactPCI y PXI para aplicaciones tecnológicas; soporta topologías de backplane basadas en comunicación serial

No hay comentarios:

Publicar un comentario